## IMAGE PROCESSING DEVICE, RECEIVING DEVICE, AND THEIR **METHODS**

Publication number: JP2002099926 (A)

Publication date: 2002-04-05

Inventor(s): NAKAMURA KENICHIRO +

SONY CORP + Applicant(s):

Classification:


- international: G08715/00; G08T15/00; (IPC1-7): G06T15/00

- European:

Application number: JP20000288171 20000922 Priority number(s): JP20000288171 20000922

## Abstract of JP 2002099926 (A)

PROBLEM TO BE SOLVED: To provide an image processing device generating animation image signals with a plurality of resolutions by MIP mapping processing and using these signals for performing texture mapping of an animation image. SOLUTION: This image processing device is provided with a MIP-mapping processing circuit 3, using an inputted digital animation image signal S2 for generating a plurality of animation image signals \$31-\$3n, having resolutions different from a resolution of the animation image signal S2 synchronously with input of the animation image signal S2, a texture memory 4 storing the animation image signals \$2 and \$31-\$3n, and a rendering circuit 5 for carrying out texture mapping processing by using the animation image signals from the texture memory 4, so as to generate a threedimensional animation image signal.



Data supplied from the espacenet database - Worldwide

# (19)日本國特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特期2002-99926 (P2002-99926A)

(43)公開日 平成14年4月5日(2002.4.5)

(51) Int.Cl.7 G06T 15/00

機別和号 300

FΙ

ケーマコート\*(参考) C06T 15/00 300 5B080

## 審査翻求 未請求 請求項の数18 OL (全 15 頁)

(21)出數器号 **特臘2000-288171(P2000-288171)** 

(22)出顧日 平成12年9月22日(2000.9.22) (71)出職人 000002185

ソニー株式会社

東京都品川区北品川6 丁目7番35号

(7%)発明者 中村 寮一郎

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100094053

弁理士 佐藤 隆久


Fターム(参考) 58080 CA01 GA22

#### (54) 【発明の名称】 画像処理装置、受信装置およびそれらの方法

## (57)【要約】

【課題】 ミップマップ処理によって複数の解像度の動 画像信号を生成し、それらを用いて動画像のテクスチャ マッピングを行うことができる画像処理装置を提供す 8.

【解決手段】 入力されたデジタルの動画像信号S2を 用いて、当該動画像信号の解像度とは異なる解像度を持 つ複数の動画像信号S31~S3。を、動画像信号S2 の入力に同期して生成するミップマップ処理回路3と、 動画像信号S2、S3、~S3、を記憶するテクスチャ メモリ4と、テクスチャメモリ4からの動画像信号を用 いてテクスチャマッピング処理を行って前記3次元動画 像信号を生成するレンダリング回路5とを有する。



#### 【特許請求の範囲】

【請求項1】テクスチャマッピング処理を行って3次元 動画像信号を生成する画像処理装置において、

入力されたデジタルの動画像信号を用いて、当該動画像 信号の解像度とは異なる解像度を持つ複数の動画像信号 を、前記動画像信号の入力に同期して生成する画像生成 回路と、

前記入力されたデジタルの動画像信号および前記生成された複数の動画像信号を記憶する記憶回路と、

前記記憶回路から前記動画像信号を読み出してテクスチャマッピング処理を行って前記3次元動画像信号を生成する画像処理回路とを育する画像処理装置。

【請求項2】前記画像生成回路は、

前記入力されたデジタルの動画像信号を用いて、当該動 画像信号より解像度の低い動画像信号を生成して出力す る複数の解像度変換回路を直列に接続して構成される譲 求項1に記載の画像処理装置。

【請求項3】前記複数の解像度変換回路の各々は、入力された動画像信号を用いて、当該動画像信号による画像の縦横方向を共に1/2倍にした画像の動画像信号を生成して出力する請求項2に記載の画像処理装置。

【請求項4】前記画像生成回路は、

前記複数の動画像信号内の各ラインの画像信号を、相互 に異なるタイミングで前記記憶回路に出力する請求項1 に記載の画像処理装置。

【請求項5】前記画像生成回路は、

前記複数の動画像信号内の各ラインの画像信号を相互に 異なるタイミングで前記記憶回路に出力するように、前 記直列に接続された前記複数の解像度変換回路の間に設 けられたタイミング調整回路を有する請求項2に記載の 画像処理装置。

【請求項6】前記画像生成回路は、

入力された動画像信号を用いて当該動画像信号より解像 度の低い動画像信号を生成して出力する複数の解像度変 換回路を並列に設けて構成される請求項1に記載の画像 処理装置。

【請求項7】前記画像生成回路は、

前記複数の動画像信号内の各ラインの画像信号を相互に 異なるタイミングで前記記憶回路に出力するように、前 記並列に接続された前記複数の解像度変換回路の前段あ るいは後段に必要に応じて設けられたタイミング調整回 路を有する請求項2に記載の画像処理装置。

【請求項8】前記記憶回路は、

前記入力されたデジタルの動画像信号を記憶する第1の 記憶回路と、

前記生成された複数の動画像信号を記憶する第2の記憶 回路とを有する請求項1に記載の画像処理装置。

【請求項9】前記第1の記憶回路および前記第2の記憶回路は、それぞれ読み出しと書き込みとを独立して行う記憶回路である請求項8に記載の画像処理装置。

【請求項10】前記記憶回路は、

前記入力されたデジタルの動画像信号を記憶する第1の 記憶回路と、

前記生成された複数の動画像信号をそれぞれ記憶する複数の第2の記憶回路とを有する請求項1に記載の画像処理法證

【請求項11】前記第1の記憶回路および前記複数の第2の記憶回路は、それぞれ読み出しと書き込みとを独立して行う記憶回路である請求項8に記載の画像処理装置

【請求項12】前記記憶回路は、

前記入力されたデジタルの動画像信号を記憶する第1の 記憶回路と、

前記生成された複数の動画像信号のうち、所定数の複数 の動画像信号をそれぞれ記憶する複数の第2の記憶回路 と

前記生成された複数の動画像信号のうち、前記第2の記憶回路に記憶される前記動画像信号以外の複数の動画像信号を記憶する単数の第3の記憶回路とを有する請求項1に記載の画像処理装置。

【請求項13】前記第3の記憶回路は、前記複数の第2 の記憶回路に記憶される前記動画像信号より解像度の低い前記動画像信号を記憶する請求項10に記載の画像処理装置、

【請求項14】前記第1の記憶回路、前記複数の第2の 記憶回路および前記第3の記憶回路は、それぞれ読み出 しと書き込みとを独立して行う記憶回路である請求項1 2に記載の画像処理装置。

【請求項15】前記生成された3次元動画像信号を記憶 するフレームメモリと、

前記フレームメモリから読み出した前記3次元動画像信号に応じた画像を表示する表示手段とをさらに有する請求項1に記載の画像処理装置。

【請求項16】受信したデジタルの信号を復調および復 号する受信回路と、

前記復調および復号された動画像信号を用いて、当該動 画像信号の解像度とは異なる解像度を持つ複数の動画像 信号を、前記動画像信号の入力に同期して生成する画像 生成回路と、

前記入力された動画像信号および前記生成された複数の 動画像信号を記憶する記憶回路と。

前記記憶回路から前記動画像信号を読み出してテクスチャマッピング処理を行って前記3次元動画像信号を生成する画像処理回路とを有する受信装置。

【請求項17】テクスチャマッピング処理を行って3次 元動画像信号を生成する画像処理方法において、

入力されたデジタルの動画像信号を用いて、当該動画像 信号の解像度とは異なる解像度を持つ複数の動画像信号 を、前記動画像信号の入力に同期して生成し、

前記入力されたデジタルの動画像信号および前記生成さ

れた複数の動画像信号を記憶回路に記憶し、

前記記憶回路から前記動画像信号を読み出してテクスチャマッピング処理を行って前記3次元動画像信号を生成する画像処理方法。

【請求項18】受信したデジタルの信号を復調および復 号し、

前記復調および復号された動画像信号を用いて、当該動 画像信号の解像度とは異なる解像度を持つ複数の動画像 信号を、前記動画像信号の入力に同期して生成し、

前記入力された動画像信号および前記生成された複数の 動画像信号を記憶回路に記憶し、

前記記憶回路から前記動画像信号を読み出してテクスチャマッピング処理を行って前記3次元動画像信号を生成する受信方法。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、ミップマップ処理 によって得た複数の解像度の動画像信号を用いて動画像 をテクスチャマッピングを行う画像処理装置、受信装置 およびそれらの方法に関する。

#### [0002]

【従来の技術】3次元グラフィックスシステムにおいては、3次元座標を3角形などのボリゴン(多角形)に分解し、そのボリゴンを描画することで、画像全体の接画が行われる。従って、この場合、3次元画像は、ボリゴンの組み合わせで定義されていると言える。ところで、身の回りにある物体表面は、複雑な模様の繰り返しパターンを有することが多く、模様やパターンが複雑で細かくなるほど、各模様やパターンを3角形などでモデリングすることは困難となる。そこで、これを解決する手段として、テクスチャマッピング(Texture Mapping)が用いられる。

【0003】テクスチャマッピングは、スキャナ等で取り込んだイメージデータを、物体表面に貼り付けることにより、少ない頂点数で、リアリティの高い画像を実現するもので、オブジェクト(Object)座標系からテクスチャ(Texture )座標系への写像 f を定義し、さらに、ウインドウ(Window)座標系からテクスチャ座標系への写像 g を求めて、ウインドウ座標系における各ピクセル(Pixel、Picture Cell Element)に対応するテクスチャの要素であるテクセル(Texel、Texture Cell Element)を求める。

【0004】テクスチャに利用されるイメージデータは、テクスチャメモリと呼ばれるメモリ領域に格納される。従って、動画像データを用いてテクスチャメモリを聴時更新する処理を行うと、動画像によるテクスチャマッピング処理が可能となる。ところで、テクスチャマッピングは、上述のように、テクスチャを、物体表面に貼り付けることにより行われる。例えば、図12(A)に示すように、オブジェクト座額系上において、矩形ポリ

ゴン200の表面にテクスチャ201を貼り付けたもの があり、これを、図12(B)に示すように回転させて 表示した場合、ウインドウ座標系上においては、元のボ リゴン(この場合は、矩形)に対して、左端に、拡大さ れたテクスチャが貼り付けられ、右にいくほど、縮小さ れたテクスチャが貼り付けられたように見える。この場 合、画案に、原画よりも拡大されたテクスチャを貼り付 けるときには、例えば、4近傍補間等の、原画のフィル タリング処理を行うことで、リアルタイムに対処するこ とができる。しかしながら、テクスチャが縮小される場 合には、1つの画案に、多くのテクセルが対応すること となり、画像のエイリアシング (Aliasing) 妨害が目立 つようになる。そこで、ミップマップ (MIPMAP) 法が知 られている。ミップマップという用語は、Lance Willia msが彼の論文"Pyramidal Parametrics" (Siggraph 1983 Proceedings)で用いたのが始まりとされる。

【0005】ミップマップ法においては、テクスチャメモリに、原画を種々の縮小率で縮小したビットマップのデータ(Bitmap Data )(テクスチャデータ)を記憶させておく。即ち、例えば図13に示すように、原画の横と綴の長さ順次1/2に縮小したイメージ(縮小率が1/2、1/4、1/8、・・・のイメージ)を予め用意し、テクスチャメモリに記憶させておく。

【0006】各々の縮小画像のサイズに関しては、詳細 度(LOD:Level of Detail)という尺度が用いられ る。最も大きい画像は入力画像と同じサイズであり、こ れはLOD「O」である。縦横のサイズが1/2(面積 では1/4)の縮小画像はLOD「1」である。同様 に、縦横のサイズが1/4、1/8の画像は、それぞれ LOD「2」、「3」というように、縦横のサイズが1 /2になる度にLODの値は1ずつ増加する。この縮小 画像セットは、理論上は縦横のサイズが1×1ピクセル の大きさになるまで用意しておく必要がある。ミップマ ップ処理は、テクスチャマッピングの際に、処理するピ クセルにおける縮小率に最も近いサイズの縮小画像を選 択して貼り付けることで、高速でかつエイリアシングの ない処理結果を得る技術である。また、さらに高画質を 望む場合は、選択した縮小画像内で補間演算を行ったり (bilinear処理)、複数のサイズの縮小画像を選択し、 縮小画像間でさらに補間演算を行ったり (trilinear 処 理)する手法などが知られている。これらの演算にはよ り多くの時間がかかるが、近年の半導体技術の発達によ って高速な演算が可能になったことから、現在では普通 に利用されている。

#### [0007]

【発明が解決しようとする課題】ところで、ミップマップ処理は、複数の解像度を持つ縮小画像を用意する必要があり、これに時間がかかるため、動画像のように次々と更新される画像に対し、リアルタイムで縮小画像のセットを揃えることは困難であるとされていた。従って、

テクスチャマッピングにおけるミップマップ処理の対象 は静止画像に限られていた。このため、縮小画像のエイ リアシングは、静止画像よりもむしろ動画像において顕 著に目立つ問題であるにもかかわらず、動画像のテクス チャマッピング処理においては、ミップマップ処理が行 われていないという問題がある。

【0008】本発明は上述した従来技術の問題点に鑑みてなされ、ミップマップ処理によって複数の解像度の動 画像信号を生成し、それらを用いて動画像のテクスチャマッピングを行うことができる画像処理装置、受信装置 およびそれらの方法を提供することを目的とする。

#### [0009]

【課題を解決するための手段】上述した目的を達成するために第1の発明の画像処理装置は、テクスチャマッピング処理を行って3次元動画像信号を生成する画像処理装置であって、入力されたデジタルの動画像信号を用いて、当該動画像信号の解像度とは異なる解像度を持つ複数の動画像信号を、前記動画像信号の入力に同期して生成する画像生成回路と、前記入力されたデジタルの動画像信号および前記生成された複数の動画像信号を記憶する記憶回路と、前記記憶回路から前記動画像信号を読み出してテクスチャマッピング処理を行って前記3次元動画像信号を生成する画像処理回路とを有する。

【0010】第1の発明の画像処理装置の作用は以下のようになる。先ず、画像生成回路において、入力されたデジタルの動画像信号を用いて、当該動画像信号の解像度とは異なる解像度を持つ複数の動画像信号が、前記動画像信号の入力に同期してリアルタイムに生成される。そして、前記入力されたデジタルの動画像信号および前記生成された複数の動画像信号が記憶回路に記憶される。そして、画像処理回路において、前記記憶回路から前記動画像信号が読み出され、当該動画像信号を用いてテクスチャマッピング処理が行われて3次元動画像信号が生成される。

【0011】また、第1の発明の画像処理装置は、好ましくは、前記画像生成回路は、前記入力されたデジタルの動画像信号を用いて、当該動画像信号より解像度の低い動画像信号を生成して出力する複数の解像度変換回路を直列に接続して構成される。このように複数の解像度変換回路を直列に接続して用いることで小規模化が図れる。

【0012】また、第1の発明の画像処理装置は、好ましくは、前記複数の解像度変換回路の各々は、入力された動画像信号を用いて、当該動画像信号による画像の縦横方向を共に1/2倍にした画像の動画像信号を生成して出力する。

【0013】また、第1の発明の画像処理装置は、好ましくは、前記画像生成回路は、前記複数の動画像信号内の各ラインの画像信号を、相互に異なるタイミングで前記記憶回路に出力する。これにより、記憶回路への書き

込みが衝突 (競合) することを回避できる。

【0014】また、第1の発明の画像処理装置は、好ましくは、前記画像生成回路は、前記複数の動画像信号内の各ラインの画像信号を相互に異なるタイミングで前記記憶回路に出力するように、前記直列に接続された前記複数の解像度変換回路の間に設けられたタイミング調整回路を有する。

【0015】また、第1の発明の画像処理装置は、好ましくは、前記画像生成回路は、入力された動画像信号を用いて、当該動画像信号より解像度の低い動画像信号を生成して出力する複数の解像度変換回路を並列に設けて構成される。このような複数の解像度変換回路を並列に設けることで、それによって得られる動画像信号を高品質化できる。

【0016】また、第1の発明の画像処理装置は、好ましくは、前記画像生成回路は、前記複数の動画像信号内の各ラインの画像信号を相互に異なるタイミングで前記記憶回路に出力するように、前記並列に接続された前記複数の解像度変換回路の前段あるいは後段に必要に応じて設けられたタイミング調整回路を有する。

【0017】また、第1の発明の画像処理装置は、好ましくは、前記記憶回路は、前記入力されたデジタルの動画像信号を記憶する第1の記憶回路と、前記生成された複数の動画像信号を記憶する第2の記憶回路とを有する。

【0018】また、第1の発明の画像処理装置は、好ましくは、前記第1の記憶回路および前記第2の記憶回路は、それぞれ読み出しと書き込みとを独立して行う記憶回路である。

【0019】また、第1の発明の画像処理装置は、好ましくは、前記記憶回路は、前記入力されたデジタルの動 画像信号を記憶する第1の記憶回路と、前記生成された 複数の動画像信号をそれぞれ記憶する複数の第2の記憶 回路とを有する。

【0020】また、第1の発明の画像処理装置は、好ましくは、前記記憶回路は、前記入力されたデジタルの動画像信号を記憶する第1の記憶回路と、前記生成された複数の動画像信号のうち、所定数の複数の動画像信号をそれぞれ記憶する複数の第2の記憶回路と、前記生成された複数の動画像信号のうち、前記第2の記憶回路に記憶される前記動画像信号以外の複数の動画像信号を記憶する単数の第3の記憶回路とを有する。

【0021】また、第1の発明の画像処理装置は、好ましくは、前記第3の記憶回路は、前記複数の第2の記憶 回路に記憶される前記動画像信号より解像度の低い前記 動画像信号を記憶する。

【0022】また、第1の発明の画像処理装置は、好ましくは、前記生成された3次元動画像信号を記憶するフレームメモリと、前記フレームメモリから読み出した前記3次元動画像信号に応じた画像を表示する表示手段と

をさらに有する。

【0023】また、第2の発明の受信装置は、受信した デジタルの信号を復調および復号する受信回路と、前記 復調および復号された動画像信号を用いて、当該動画像 信号の解像度とは異なる解像度を持つ複数の動画像信号 を、前記動画像信号の入力に同期して生成する画像生成 回路と、前記入力された動画像信号および前記生成され た複数の動画像信号を記憶する記憶回路と、前記記憶回 路から前記動画像信号を読み出してテクスチャマッピン グ処理を行って前記3次元動画像信号を生成する画像処 理回路とを有する。

【0024】また、第3の発明の画像処理方法は、テクスチャマッピング処理を行って3次元動画像信号を生成する画像処理方法において、入力されたデジタルの動画像信号を用いて、当該動画像信号の解像度とは異なる解像度を持つ複数の動画像信号を、前記動画像信号の入力に同期して生成し、前記入力されたデジタルの動画像信号および前記生成された複数の動画像信号を記憶回路に記憶し、前記記憶回路から前記動画像信号を読み出してテクスチャマッピング処理を行って前記3次元動画像信号を生成する。

【0025】また、第4の発明の受信方法は、受信した デジタルの信号を復調および復号し、前記復調および復 号された動画像信号を用いて、当該動画像信号の解像度 とは異なる解像度を持つ複数の動画像信号を、前記動画 像信号の入力に同期して生成し、前記入力された動画像 信号および前記生成された複数の動画像信号を記憶回路 に記憶し、前記記憶回路から前記動画像信号を読み出し てテクスチャマッピング処理を行って前記3次元動画像 信号を生成する。

## [0026]

【発明の実施の形態】以下、本発明の実施形態に係わる 画像処理装置およびデジタルテレビ受信装置について説 明する。

#### 第1実施形態

図1は、本実施形態の画像処理装置1の全体構成図である。図1に示すように、画像処理装置1は、例えば、ビデオ生成回路2、ミップマップ処理回路3、テクスチャメモリ4、レンダリング回路5、フレームメモリ6、ディスプレイ7および制御回路8を有し、これらがAV(Audio Visual)バス9を介して接続されている。ここで、ミップマップ処理回路3が本発明の画像生成回路に対応し、テクスチャメモリ4が本発明の副像回路に対応し、レンダリング回路5が本発明の画像処理回路に対応し、フレームメモリ6が本発明のフレームメモリに対応し、ディスプレイ7が本発明の表示手段に対応している。

【0027】図2は、図1に示す画像処理装置1におけるデータの流れを説明するための図である。以下、画像処理装置1の各構成要繁について説明する。ビデオ生成回路2は、ビデオ撮像装置から得られたデジタルのビデ

オ信号(本発明の動画像信号)や、MPEGデコード処 理を経て得られたデジタルのビデオ信号を生成し、これ をビデオ信号S2としてミップマップ処理回路3および テクスチャメモリ4に出力する。ビデオ信号52は、ミ ップマップ処理における、詳細度LODのレベル(以 下、LODレベルとも記す)が「〇」の画像の信号であ る。ここで、詳細度が本発明の解像度に対応している。 【0028】ミップマップ処理回路3は、ビデオ生成回 路2から入力したビデオ信号S2を用いて、それぞれし ODレベルが「1」、「2」、「3」、・・・、「n」 の画像のビデオ信号S31, S32, S33, · · · · S3。を生成し、これをテクスチャメモリ4に出力す る。kを1≤k≤nを満たす整数とした場合に、LOD レベル「k」の画像は、LODレベル「0」の画像の縦 横のサイズを1/2% 倍にした縮小画像である。なお、 LODレベル「k」の値が大きくなるに従って、縮小面 像の解像度を低くなる。本実施形態では、ミップマップ 処理回路3は、ビデオ信号S2の入力に同期して、ビデ オ信号S3、~S3。の生成および出力をリアルタイム

【0029】テクスチャメモリ4は、ビデオ生成回路2からのビデオ信号S2と、ミップマップ処理回路3からのビデオ信号S3」~S3。とを記憶する。

【0030】レンダリング回路5は、テクスチャメモリ4に記憶されたビデオ信号S2、S3、~S3。のうち、制御回路8によって指定されたし〇Dレベルのビデオ信号S4をテクスチャメモリ4から読み出し、当該読み出したビデオ信号S4を用いてレンダリング処理を行って3次元ビデオ信号S5(本発明の3次元動画像信号)を生成し、これをフレームメモリ6に出力する。当該レンダリング処理では、3次元モデルに動画像を張り付けるテクスチャマッピングが行われる。

【0031】フレームメモリ6は、レンダリング回路5から入力して記憶したビデオ信号をディスプレイ7に出力する。

【0032】ディスプレイ7は、フレームメモリ6から 入力したビデオ信号に応じた画像を表示する。

【0033】以下、画像処理装置1の動作を説明する。 ビデオ生成回路2において生成されたLODレベル

「0」のビデオ信号S2がミップマップ処理回路3およびテクスチャメモリ4に出力される。そして、ビデオ信号S2がテクスチャメモリ4に記憶される。また、ミップマップ処理回路3において、ビデオ信号S2の入力に同期してリアルタイムに、ビデオ信号S2を用いてそれぞれしODレベル「1」、「2」、「3」、・・・・

「 $n_1$ の画像のビデオ信号S3<sub>1</sub>  $\sim$ S3<sub>n</sub> が生成され、これらがテクスチャメモリ4に出力に出力される。そして、ビデオ信号S3<sub>1</sub>  $\sim$ S3<sub>n</sub> がテクスチャメモリ4に記憶される。

【0034】次に、レンダリング回路5によって、テク

スチャメモリ4に記憶されたビデオ信号S2、S3、~S3。のうち、制御回路8によって指定されたLODレベルのビデオ信号がビデオ信号S4としてテクスチャメモリ4から読み出される。そして、レンダリング回路5において、ビデオ信号S4を用いてレングリング処理が行われ、それによって生成された3次元ビデオ信号S5がフレームメモリ6に書き込まれる。そして、フレームメモリ6から読み出されたビデオ信号がディスプレイ7に出力され、当該ビデオ信号に応じた画像がディスプレイ7に表示される。

【0035】フレームメモリ6は、レンダリング回路5から入力して記憶したビデオ信号をディスプレイ7に出力する。

【0036】以上説明したように、画像処理装置1によ れば、図2に示すように、ビデオ生成回路2からのビデ オ信号S2をミップマップ処理回路3に直接入力し、ミ ップマップ処理回路3において、ビデオ信号S2の入力 と同期して、LODレベル「1」、「2」、「3」、・ · · · 「n」のビデオ信号S3、~S3。をリアルタイ ムに生成してテクスチャメモリ4に書き込む。そのた め、レンダリング回路5は、テクスチャメモリ4に記憶 されているビデオ信号S2、S3、~S3。を用いて、 動画像のテクスチャマッピングを実現できる。そのた め、画像処理装置1によれば、レンダリング回路5が生 成した3次元動画像信号によって得られる画像は、縮小 時のエイリアシングが抑えられた高品質なものになる。 【0037】なお、ミップマップ処理においては、縮小 画像は厳密には縦横のサイズが1×1ピクセルのサイズ まで利用される可能性があるが、実際には動画像の内容 を確認できなくなるほど縮小することは少ないと考えら れるため、ビデオ信号S2がHDTV (High Definitio n Television, 1920×1080ピクセル) やSDT V (Standard Definition Television, 720×525 ピクセル)程度のサイズである場合、ミップマップ処理 回路3は、LODレベル「1」、「2」、「3」のビデ オ信号S3、~S3。を生成すれば十分である。

## 【0038】第2実施形態

本実施形態では、図1および図2に示す画像処理装置1におけるミップマップ処理回路3の具体的な内部構成を説明する。図3は、ミップマップ処理回路3の構成図である。図3に示すように、ミップマップ処理回路3は、画像縮小回路31 $_1$ ~31 $_4$ ... とを有する。図3に示すミップマップ処理回路3では、画像縮小回路31 $_1$ ~31 $_4$ ... が直列に接続されている。ここで、画像縮小回路31 $_1$ ~31 $_4$ ... が該求項2の複数の解像度変換回路に対応し、ラインディレイ回路32 $_1$ ~32 $_1$ ... が請求項5のタイミング調整回路に対応している。

[0039] 画像縮小回路31; ~31, , . . . は、

同じ構成をしており、入力された動画像信号に帯域制限 フィルタ処理および間引き処理などを行って、当該動画 像信号によって得られる画像の縦横を1/2倍にした縮 小画像の動画像信号を生成する。

【0040】ラインディレイ回路32、~32

7 , . . . は、それぞれ入力した動画像信号を1ライン 分の時間だけ遅延して出力する。

【0041】以下、ミップマップ処理回路3の動作例を説明する。図4は、図3に示す画像縮小回路311~31。における画像の模方向のピクセルについての処理を説明するための図であり、横軸が時間を示している。図5は、図3に示す画像縮小回路311~313における画像の縦方向のラインについての処理を説明するための図であり、横軸が時間を示している。

【0042】図2に示すビデオ生成回路2からのLODレベル「0」の動画像信号S2が、図3に示すミップマップ処理回路3の画像縮小回路31、に入力される。そして、画像縮小回路31、において、図4(A)、

(B)に示すように、動画像信号S2内の横方向の2ピクセルのデータが入力される度に、これらを用いて1ピクセルのデータが生成される。これにより、画像縮小回路31,によれば、入力されたNピクセルのデータから、N/2ピクセルのデータが生成される。また、画像縮小回路31,は、同様に縦方向には、図5(A),

(B) に示すように、動画像信号S2内の2ラインのデ ータが入力される度に、これらを用いて1ラインのデー タが生成される。これにより、画像縮小回路31,によ れば、入力されたMラインのデータから、M/2ライン のデータが生成される。画像縮小回路31,では、内部 の帯域制限フィルタ回路のタップ数に依存して、データ が入力されてから、それに応じたデータが出力されるま での時間が決まるが、最初のデータが出力されてから は、例えば、1クロックサイクルなどの所定の時間間隔 でデータが順次出力される。画像縮小回路31,で生成 されたデータは、LODレベル「1」の動画像信号S3 、として図1および図2に示すテクスチャメモリ4およ び図3に示すラインディレイ回路32、に出力される。 【0043】動画像信号S3、は、ラインディレイ回路 321において、1ライン分の時間だけ遅延されて画像 縮小回路312に出力される。

【0044】そして、画像縮小回路312において、図4(B),(C)に示すように、動画像信号S3,内の横方向の2ピクセルのデータが入力される度に、これらを用いて1ピクセルのデータが生成される。これにより、画像縮小回路312によれば、画像縮小回路311に入力されたNピクセルのデータから、N/4ピクセルのデータが生成される。また、画像縮小回路312は、同様に縦方向には、図5(B)。(C)に示すように、動画像信号S3,内の2ラインのデータが失成される。これらを用いて1ラインのデータが生成される。こ

れにより、画像縮小回路312によれば、画像縮小回路311に入力されたMラインのデータから、M/4ラインのデータが生成される。画像縮小回路312で生成されたデータは、LODレベル「2」の動画像信号S32として図1および図2に示すテクスチャメモリ4および図3に示すラインディレイ回路322に出力される。このとき、画像縮小回路312から出力される動画像信号S31がラインディレイ回路321によって1ライン分の時間だけ遅延されるため、動画像信号S31内の隣接するラインのデータ間に時間的に位置する。これにより、画像縮小回路31と312との間で、テクスチャメモリ4に対してのデータ書き込みが衝突することはない。

【0045】動画像信号 $S3_2$ は、ラインディレイ回路  $32_2$ 、 $32_3$ によって、2ライン分の時間だけ遅延されて画像縮小回路 $31_3$ に出力される。

【0046】そして、画像縮小回路313において、図 4 (C), (D) に示すように、動画像信号S32内の 横方向の2ピクセルのデータが入力される度に、これら を用いて1ピクセルのデータが生成される。これによ り、画像縮小回路31。によれば、画像縮小回路31。 に入力されたNビクセルのデータから、N/8ビクセル のデータが生成される。また、画像縮小回路31%は、 同様に縦方向には、図5(C), (D)に示すように、 動画像信号S3,内の2ラインのデータが入力される度 に、これらを用いて1ラインのデータが生成される。こ れにより、画像縮小回路313によれば、画像縮小回路 31: に入力されたMラインのデータから、M/8ライ ンのデータが生成される。画像縮小回路313で生成さ れたデータは、LODレベル「3」の動画像信号S3。 として図1および図2に示すテクスチャメモリ4および 図3に示すラインディレイ回路32。に出力される。こ のとき、画像縮小回路31aから出力される動画像信号 S3。の各ラインのデータは、動画像信号S3。がライ ンディレイ回路322、323によって2ライン分の時 間だけ遅延されるため、動画像信号S3、内の隣接する ラインのデータ間に時間的に位置すると共に、動画像信 号S3,内の隣接するラインのデータ間に時間的に位置 する。これにより、画像縮小回路 311 と 312 と 31 3 との間で、テクスチャメモリ4に対してのデータ書き 込みが衝突することはない。

【0047】以下同様に、必要な数の画像縮小回路とラインディレイ回路とを直列に接続することで、LODレベルが「k」の動画像信号が生成され、テクスチャメモリ4に書き込まれる。このとき、画像縮小回路 $31_k$ と  $31_{k+1}$  との間に $2^{k+1}$  個のラインディレイ回路を直列に設けることで、画像縮小回路からテクスチャメモリ4への書き込みの衝突を回避できる。

【0048】画像処理装置1によれば、ミップマップ処理回路3に1フレーム分の動画像信号S2が入力される

と、それに同期して、各段階のLODレベルを持つ動画 像信号S3<sub>1</sub>~S3<sub>6</sub>がテクスチャメモリ4に書き込ま れる。そのため、レンダリング回路5は、テクスチャメ モリ4に記憶された動画像信号を用いて、動画像のミッ プマップ処理を実現できる。

【0049】また、画像処理装置1によれば、ラインディレイ回路3 $2_1 \sim 32_7$  . . . を用いてタイミングを調整することで、画像縮小回路3 $1_1 \sim 31_4$  . . . . からテクスチャメモリ4への響き込みの衝突を回避でき、連続してデータをテクスチャメモリ4に書き込むことができる。但し、この場合に、し〇Dレベルの大きい、すなわちサイズの小さい縮小画像のデータがフレームメモリ6に書き込まれるまでに、数ライン分の遅れが生ずる。例えば、し〇Dレベル「3」(縦横1/8縮小)の画像がフレームメモリ6に書き込まれるのは、し〇Dレベル「1」(縦横1/2縮小)の画像が書き込まれてから、3ライン分の時間的な遅れが生ずる。しかし、動画像の有効フレーム期間の間には、一般に数十ライン分の垂直ブランキング期間が設けられており、リアルタイム性は十分に保たれる。

【0050】また、図3に示すミップマップ処理回路3の構成によれば、同じ構成の比較的小規模な構成の画像縮小回路を用いることできると共に、後述する第3実施形態に比べてラインディレイ回路の数を抑えることができる。

#### 【0051】第3実施形態

本実施形態では、図1および図2に示す画像処理装置1におけるミップマップ処理回路3のその他の具体的な内部構成を説明する。図6は、ミップマップ処理回路3のその他の構成図である。図6に示すように、ミップマップ処理回路3は、画像縮小回路4 $1_1$ ~4 $1_4$ ,... とを有する。本実施形態のミップマップ処理回路3では、画像縮小回路4 $1_1$ ~4 $1_4$  , ... が並列に設けられており、これらが並行して処理を行う。ここで、画像縮小回路4 $1_1$ ~4 $1_4$  , ... が請求項6の複数の解像度変換回路に対応し、ラインディレイ回路4 $2_1$ ~4 $2_{11}$  , ... が請求項7のタイミング調整回路に対応している。

【0052】画像縮小回路41,は、図2に示すビデオ生成回路2から入力した動画像信号S2に帯域制限フィルタ処理および間引き処理などを行って、当該動画像信号によって得られる画像の縦横を1/2倍にした縮小画像の動画像信号S3,を生成し、これをテクスチャメモリ4に出力する。画像縮小回路41,は、ビデオ生成回路2から入力した動画像信号S2に帯域制限フィルタ処理および間引き処理などを行って、当該動画像信号によって得られる画像の縦横を1/4倍にした縮小画像の動画像信号S41。を生成し、これをラインディレイ回路42,に出力する。

【0053】画像縮小回路41。は、ビデオ生成回路2から入力した動画像信号S2に帯域制限フィルタ処理および間引き処理などを行って、当該動画像信号によって得られる画像の縦横を1/8倍にした縮小画像の動画像信号S41。を生成し、これをラインディレイ回路42に出力する。画像縮小回路41。は、ビデオ生成回路2から入力した動画像信号S2に帯域制限フィルタ処理および間引き処理などを行って、当該動画像信号によって得られる画像の縦横を1/16倍にした縮小画像の動画像信号S41。を生成し、これをラインディレイ回路42。に出力する。

【0054】ラインディレイ回路42<sub>1</sub>~4 2<sub>11</sub>、... は、それぞれ入力した動画像信号を1ライ

211, . . . . は、それぞれ入力した動画像信号を1ライン分の時間だけ遅延して出力する。

【0055】以下、ミップマップ処理回路3の動作例を 図4および図5を用いて説明する。

【0056】図2に示すビデオ生成回路2からのLOD レベル「0」の動画像信号S2が、図3に示すミップマップ処理回路3の画像縮小回路41に入力される。そして、画像縮小回路41において、図4(A)

(B) に示すように、動画像信号S2内の横方向の2ピクセルのデータが入力される度に、これらを用いて1ピクセルのデータが生成される。これにより、画像縮小回路411によれば、入力されたNピクセルのデータから、N/2ピクセルのデータが生成される。また、画像縮小回路411は、同様に縦方向には、図5(A)

(B)に示すように、動画像信号S2内の2ラインのデータが入力される度に、これらを用いて1ラインのデータが生成される。これにより、画像縮小回路41,によれば、入力されたMラインのデータから、M/2ラインのデータが生成される。画像縮小回路41,では、内部の帯域制限フィルタ回路のタッア数に依存して、データが入力されてから、それに応じたデータが出力されるから、最初のデータが出力されてからは、例えば、1クロックサイクルなどの所定の時間で隔でデータが順次出力される。画像縮小回路41,で生成されたデータは、LODレベル「1」の動画像信号S3」として図1および図2に示すテクスチャメモリ4に出力される。

【0057】また、画像縮小回路412において、図4(A)、(C)に示すように、動画像信号S2内の横方向の4ピクセルのデータが入力される度に、これらを用いて1ピクセルのデータが生成される。これにより、画像縮小回路412によれば、入力されたNピクセルのデータから、N/4ピクセルのデータが生成される。また、画像縮小回路412は、同様に縦方向には、図5(A)、(C)に示すように、動画像信号S2内の4ラインのデータが入力される度に、これらを用いて1ラインのデータが生成される。これにより、画像縮小回路412によれば、入力されたMラインのデータから、M/

4ラインのデータが生成される。画像縮小回路41,で 生成されたデータは、LODレベル「2」の動画像信号 S412として、ラインディレイ回路421に出力さ れ、ラインディレイ回路42」で1ライン分の時間だけ 遅延されて動画像信号S32として、図2に示すテクス チャメモリ4に出力される。これにより、動画像信号S 32 の各ラインのデータは、動画像信号S3、内の隣接 するラインのデータ間に時間的に位置する。従って、画 像縮小回路 41, と41, との間で、テクスチャメモリ 4に対してのデータ書き込みが衝突することはない。 【0058】また、画像縮小回路413において、図4 (A), (D) に示すように、動画像信号S2内の横方 向の8ピクセルのデータが入力される度に、これらを用 いて1ピクセルのデータが生成される。これにより、画 像縮小回路41。によれば、入力されたNピクセルのデ ータから、N/8ピクセルのデータが生成される。ま た、画像縮小回路41。は、同様に縦方向には、図5 (A), (D) に示すように、動画像信号S2内の8ラ インのデータが入力される度に、これらを用いて1ライ ンのデータが生成される。これにより、画像縮小回路4  $1_3$  によれば、入力されたMラインのデータから、M/ 8ラインのデータが生成される。画像縮小回路41%で 生成されたデータは、LODレベル「3」の動画像信号 S413 として、ラインディレイ回路422 に出力さ れ、ラインディレイ回路42214231426で3ラ イン分の時間だけ遅延されて動画像信号532として、 図2に示すテクスチャメモリ4に出力される。このと き、動画像信号S3。は、ラインディレイ回路422. 423,434で3ライン分の時間遅延されているた め、動画像信号53, 内の隣接するラインのデータ間に 時間的に位置すると共に、動画像信号S32内の隣接す るラインのデータ間に時間的に位置する。これにより、 動画像信号S31、S32、S33の間で、テクスチャ メモリ4に対してのデータ書き込みが衝突することはな

【0059】以下同様に、動画像信号S2による画像を総横方向に1/2kだけ縮小した画像を提供する動画像信号を生成する画像縮小回路41kを並列に設けることで、LODレベルが「1」~「n」の動画像信号が生成され、テクスチャメモリ4に書き込まれる。このとき、画像縮小回路41kの後段には(2km-1)個のラインディレイ回路を設けることで、画像縮小回路からテクスチャメモリ4への書き込みの衝突を回避できる。図6に示す構成のミップマップ処理回路3では、図3に示す構成のミップマップ処理回路3に比べて、必要なラインディレイ回路の数は多くなるが、ラインディレイ回路の数は多くなるが、ラインディレイ回路の数は多くなるが、ラインディレイ回路の数は多くなるが、ラインディレイ回路の数は多くなるが、ラインディレイ回路の数は多くなるが、ラインディレイのメモリ容量は、LODレベルが大きくなるにつれて指数関数的に小さくなるので、実際には問題にならない。本実施形態によっても、第1実施形態および第2実施形態と同様の効果が得られる。また、図6に示す構成のミッ

プマップ処理回路3によれば、第2実施形態のように、 画像縮小処理を複数段で行わないことから、第2実施形 態に比べて、高品質な縮小画業の動画像信号を生成でき る。

#### 【0060】第4実施形態

本実施形態では、図1および図2に示す画像処理装置1におけるテクスチャメモリ4の具体的な内部構成を説明する。本実施形態では、図1および図2に示すミップマップ処理回路3として、例えば、図3あるいは図6に示す構成のものが用いられる。図7は、テクスチャメモリ4は、物理メモリ51、52およびバス53、54を育する。ここで、物理メモリ51が請求項8の第1の記憶回路に対応し、物理メモリ52が請求項8の第2の記憶回路に対応している。

【0061】物理メモリ51、52は、デュアルボートメモリであり、データの書き込みとデータの読み出しとを独立して行える。物理メモリ51の書き込みボートは、図1および図2に示すAVバス9に接続されており、図3の画像縮小回路31、あるいは図6の画像縮小回路41、から出力された動画像信号S2が入力される。また、物理メモリ51の読み出しボートは、図7に示すバス54に接続されている。

【0062】物理メモリ52の書き込みボートはバス53に接続されており、物理メモリ52の読み出しポートはバス54に接続されている。

【0063】バス53は、図1および図2に示すAVバス9および物理メモリ52の書き込みボートに接続されており、AVバス9を介して動画像信号S31~S35、...を受けて、これらを物理メモリ52の書き込みボートに出力する。

【0064】バス54は、物理メモリ51,52の読み出しボートと、図1および図2に示すAVバス9とに接続されており、物理メモリ51,52から読み出しされた動画像信号S4をレンダリング回路5に出力する。

 リング回路5からの要求に応じて、物理メモリ51および52に記憶された動画像信号S4が、バス54およびAVバス9を介して、レンダリング回路5に読み出される。

【0066】図7に示す構成のテクスチャメモリ4では、動画像信号S3,~S3。... を書き込む物理メモリ52内のアドレスが、ライン単位で不連続となることから、高速動作が可能な例えばSRAMなどを用いることが好ましい。図7に示す構成のテクスチャメモリ4によれば、後述する第5および第6実施形態の構成のテクスチャメモリ4に比べて、回路規模を縮小できる。【0067】第5実施形態

本実施形態では、図1および図2に示す画像処理装置1におけるテクスチャメモリ4のその他の具体的な内部構成を説明する。本実施形態では、図1および図2に示すミップマップ処理回路3として、例えば、図3あるいは図6に示す構成のものが用いられる。図8は、テクスチャメモリ4のその他の構成図である。図8に示すように、テクスチャメモリ4は、物理メモリ51、物理メモリ61、62、63、64、65、... およびバス53、54を有する。ここで、物理メモリ51が請求項10の第1の記憶回路に対応し、物理メモリ61、62、63、64、65、... が請求項10の第2の記憶回路に対応している。

【0068】物理メモリ51、61~65、...は、デュアルポートメモリであり、データの書き込みとデータの読み出しとを独立して行える。物理メモリ51の書き込みポートは、図1および図2に示すAVバス9に接続されており、図3の画像縮小回路31、あるいは図6の画像縮小回路41、から出力された動画像信号S2が入力される。また、物理メモリ51の読み出しポートは、図8に示すバス54に接続されている。

【0069】物理メモリ61~65、...の書き込みポートはバス53に接続されており、物理メモリ61~65、...の読み出しポートはバス54に接続されている

【0070】バス53は、図1および図2に示すAVバス9および物理メモリ52の書き込みボートに接続されており、AVバス9を介して動画像信号S31~S36...を受けて、これらをそれぞれ物理メモリ61~65...の書き込みボートに出力する。

【0071】バス54は、物理メモリ51、61~65、...の読み出しボートと、図1および図2に示す AVバス9とに接続されており、物理メモリ51、61~65、...から読み出しされた動画像信号S4をレンダリング回路5に出力する。

【0072】以下、図8に示すテクスチャメモリ4の動作について説明する。図1および図2に示すミップマップ処理回路3からの動画像信号S2が、AVバス9を介して、テクスチャメモリ4の物理メモリ51の書き込み

ポートに入力され、物理メモリ51に書き込まれる。ま た、当該動作と並行して、ミップマップ処理回路3から の動画像信号S3<sub>1</sub>~S3<sub>5</sub> , . . . が、AVバス9お よびテクスチャメモリ4のバス53を介して、それぞれ 物理メモリ61~65, ... の書き込みボートに入力 され、物理メモリ52に書き込まれる。このとき、図4 および図5を用いて前述したように、動画像信号S31 ~83。, . . . 相互間で各ラインのデータは衝突しな いため、動画像信号S31~S35....内のデータ はAVバス9およびバス53内を連続して伝送する。そ して、上述した物理メモリ51、61~65への響き込 み動作とは独立に、図1および図2に示すレンダリング 回路5からの要求に応じて、物理メモリ51、61~6 5に記憶された動画像信号S4が、バス54およびAV バス9を介して、レンダリング回路5に読み出される。 【0073】図8に示す構成のテクスチャメモリ4で は、物理メモリ61~65の各々では、それぞれ動画像 信号S3、~S3、が連続したアドレスに書き込まれ、 動画像信号S4が連続したアドレスから読み出される。 そのため、図8に示す構成のテクスチャメモリ4として は、低速であるが安価なDRAMなどを使用できる。 【0074】第6実施形態

本実施形態では、図1および図2に示す画像処理装置1におけるテクスチャメモリ4のその他の具体的な内部構成を説明する。本実施形態では、図1および図2に示すミップマップ処理回路3として、例えば、図3あるいは図6に示す構成のものが用いられる。図9、テクスチャメモリ4のその他の構成図である。図9示すように、テクスチャメモリ4は、物理メモリ51、物理メモリ71、72、73およびバス53、54を有する。ここで、物理メモリ51が請求項12の第1の記憶回路に対応し、物理メモリ71、72が請求項12の第2の記憶回路に対応し、物理メモリ73が請求項12の第3の記憶回路に対応している。

【0075】物理メモリ51,71,72,73は、デュアルボートメモリであり、データの審き込みとデータの読み出しとを独立して行える。物理メモリ51の審き込みボートは、図1および図2に示すAVバス9に接続されており、図3の画像縮小回路31,あるいは図6の画像縮小回路41,から出力された動画像信号S2が入力される。また、物理メモリ51の読み出しボートは、図9に示すバス54に接続されている。

【0076】物理メモリア1~73の書き込みボートは バス53に接続されており、物理メモリア1~73の読 み出しボートはバス54に接続されている。

 ${0077}$ バス53は、図1および図2に示すAVバス9および物理メモリ71、72、73の書き込みボートに接続されており、AVバス9を介して動画像信号S3、を物理メモリ71の書き込みボートに出力し、動画像信号S

 $3_2$  を物理メモリア2の書き込みボートに出力し、動画 像信号 $S3_3$   $\sim S3_5$  . . . . を物理メモリア3の書き 込みボートに出力する。

【0078】バス54は、物理メモリ51、71~73の読み出しボートと、図1および図2に示すAVバス9とに接続されており、物理メモリ51、71~73から読み出しされた動画像信号S4をレンダリング回路5に出力する。

【0079】以下、図9に示すテクスチャメモリ4の動作について説明する。図1および図2に示すミップマップ処理回路3からの動画像信号S2が、AVバス9を介して、テクスチャメモリ4の物理メモリ51の書き込みボートに入力され、物理メモリ51に書き込まれる。また、当該動作と並行して、ミップマップ処理回路3からの動画像信号 $S3_1$ ~ $S3_5$ ,...が、AVバス9を介してバス53上に伝送され、動画像信号 $S3_1$ を物理メモリ71の書き込みボートに出力され、動画像信号 $S3_2$ を物理メモリ72の書き込みボートに出力される。これにより、動画像信号 $S3_3$ が物理メモリ71に書き込まれ、動画像信号 $S3_3$ が物理メモリ71に書き込まれ、動画像信号 $S3_2$ が物理メモリ72の書き込まれ、動画像信号 $S3_2$ が物理メモリ72の書き込まれ、動画像信号 $S3_2$ の書き込まれ、動画像信号 $S3_2$ の書き込まれる。

【0080】そして、上述した物理メモリ51.52への審き込み動作とは独立に、図1および図2に示すレングリング回路5からの要求に応じて、物理メモリ51.71~73に記憶された動画像信号S4が、バス54およびAVバス9を介して、レンダリング回路5に読み出される。

【0081】図8に示す構成のテクスチャメモリ4では、物理メモリ51,71,72の各々では、それぞれ動画像信号S2,S3,,S3,が連続したアドレスに書き込まれ、動画像信号S4が連続したアドレスから読み出される。また、LODレベル「3」(縦横1/8)より小さな緇小画像については、出力の時間間隔が広がるので、比較的低速なメモリを共用しても問題は起きない。そのため、図8に示す構成のテクスチャメモリ4としては、低速であるが安価なDRAMなどを使用でき

【0082】ところで、ミップマップ処理に用いられる縮小画像の動画像信号を全て格納するのに必要なメモリ容量は、LODレベル「0」(等倍)の画像に対する面積で1/4、1/16、1/32...という初項1/4、公比1/4の等比数列の総和であることから、しODレベル「0」の画像を格納するのに必要な容量のおよそ1/3となる。従って、ミップマップ処理を行わない画像処理装置に比べ、1/3だけ余計にテクスチャメモリが必要となる。しかし、ミップマップ処理機能を持つ3次元グラフィックス処理システムでは、通常は全てのLODレベルの総小画像の動画像信号を格納するのに

十分なテクスチャメモリを最初から備えている。したがって、本発明の適用によって、新たに余計なテクスチャメモリが必要になることはない。

【0083】図8に示す構成のテクスチャメモリ4によれば、回路規模と動作速度の観点から使用状況に適合した構成にすることが可能である。

### 【0084】第7実施形態

本実施形態では、上述した実施形態をデジタルテレビ受 信装置に適用した場合を例示する。図10は、本実施形 態のデジタルテレビ受信装置90の部分構成図である。 図10に示すように、デジタルテレビ受信装置90は、 例えば、ビデオ生成回路2、ミップマップ処理回路3、 テクスチャメモリ4、レンダリング回路5、フレームメ モリ6、ディスプレイ7、制御回路8、受信回路100 および復号回路101を有し、これらがAVバス9を介 して接続されている。ここで、ミップマップ処理回路3 が請求項16の画像生成回路に対応し、テクスチャメモ リ4が諸求項16の記憶回路に対応し、レンダリング回 路5が請求項16の画像処理回路に対応し、受信回路1 00および復号回路101が請求項16の受信回路に対 応している。図10において、図1と同じ符号を付した 構成要素は、基本的に、前述した実施形態で説明したも のと同じである。すなわち、デジタルテレビ受信装置9 0は、図1に示す画像処理装置1に、受信回路100お よび復号回路101を加えた構成をしている。

[0085] 図11は、図10に示すデジタルテレビ受 信装置90におけるデータの流れを説明するための図で ある。デジタルテレビ受信装置90は、図11に示すよ うに、ビデオ生成回路2からのビデオ信号S2の処理に 加えて、デジタルの受信信号 S110の処理を行う。具 体的には、受信信号S110が、受信回路100でキャ リア再生および復調された後に復号回路101で復号さ れ、それによって受信信号S101が得られる。受信信 号S101は、例えば、そのままディスプレイ7で表示 を行う場合には、復号回路101からフレームメモリ6 に出力あれる。また、受信信号S101を動画像のミッ プマップ処理の対象にする場合には、受信信号S101 がテクスチャメモリ4に書き込まれると共に、ミップマ ップ処理回路3に出力され、ミップマップ処理回路3に おいて、受信信号S101に応じたLODレベル「1」 ~「n」の動画像信号S3, ~S3。が生成される。 [0086]

【発明の効果】本発明によれば、入力された動画像信号 に応じた複数の解像度の動画像信号をリアルタイムに生 成し、それらを用いて動画像のテクスチャマッピングを 行う画像処理装置、受信装置およびそれらの方法を提供 できる。

#### 【図面の簡単な説明】

【図1】図1は、本発明の第1実施形態の画像処理システムの全体構成図である。

【図2】図2は、図1に示す画像処理システムにおける データの流れを説明するための図である。

【図3】図3は、図1および図2に示すミップマップ処理回路の構成図である。

【図4】図4は、図3に示す画像縮小回路における画像の横方向のピクセルについての処理を説明するための図である。

【図5】図5は、図3に示す画像縮小回路における画像 の縦方向のラインについての処理を説明するための図で ある。

【図6】図6は、図1および図2に示すミップマップ処理回路のその他の構成図である。

【図7】図7は、図1および図2に示すテクスチャメモリの構成図である。

【図8】図8は、図1および図2に示すテクスチャメモリのその他の構成図である。

【図9】図9は、図1および図2に示すテクスチャメモリのその他の構成図である。

【図10】図10は、本発明の実施形態のデジタルテレ ビ受信装置の部分構成図である。

【図11】図11は、図10に示すデジタルテレビ受信 装置におけるデータの流れを説明するための図である。

【図12】図12は、テクスチャマッピング処理を説明するための図である。

【図13】図13は、ミップマップ処理を説明するための図である。

## 【符号の説明】

1…画像処理装置、2…ビデオ生成回路、3…ミップマップ処理回路、4…テクスチャメモリ、5…レンダリング回路、6…フレームメモリ、7…ディスプレイ、8…制御回路、9…AVバス、31, ~314, 41, ~41, ~画像縮小回路、32, ~32, 42, ~42, …ラインディレイ回路、51、52,61~65,71~73…物理メモリ、53,54…バス

